

AI trong THIẾT KẾ VI MẠCH

GV: PGS.TS. Hoàng Trang, hoangtrang@hcmut.edu.vn

Chương 2


KHUNG SƯỜN HỖ TRỢ TRÍ TUỆ NHÂN TẠO TRONG THIẾT KẾ VI MẠCH

- **Trình bày và mô tả** được vai trò của AI trong thiết kế vi mạch và các thành phần chính của một khung sườn hỗ trợ AI trong TKVM.
- **Diễn giải** được mô hình toán tổng quát của quy trình định cỡ linh kiện trong TKVMTT
- **Phân tích** được các yếu tố trong mô hình bài toán tối ưu
- **Ứng dụng** được khung sườn hỗ trợ AI để xây dựng và giải quyết bài toán định cỡ linh kiện
- **Hiểu và có khả năng phân tích, đánh giá** hiệu quả của các phương pháp giải thuật


- 2.1. Tổng quan về AI trong thiết kế vi mạch
- 2.2. Mô hình tổng quát của quy trình định cỡ linh kiện
- 2.3. Mô hình hỗ trợ AI trong quy trình định cỡ linh kiện
- 2.4. Khung sườn hỗ trợ AI tối ưu hóa quy trình định cỡ linh kiện
- 2.5. Tổng quát các giải thuật tối ưu hóa
- 2.6. Trường hợp thử nghiệm: Mạch op-amp hai tầng
- 2.7. Thiết lập điều kiện mô phỏng cho phương pháp giải thuật trong thiết kế vi mạch

2.1. Tổng quan về AI trong Thiết kế vi mạch


Tổng quan về AI trong thiết kế vi mạch



Wafer Scale Engine 2 với
2,6 nghìn tỷ MOSFET



Quy trình sản xuất & đóng gói wafer



Chip Apple M3 với 25 tỷ bóng bán dẫn
Chip Apple M3 Pro với 37 tỷ bóng bán dẫn
Chip Apple M3 Max với 92 tỷ bóng bán dẫn

2.1. Tổng quan về AI trong Thiết kế vi mạch


Thách thức trong lĩnh vực vi mạch

Moore's Law: The number of transistors on microchips has doubled every two years

Moore's law describes the empirical regularity that the number of transistors on integrated circuits doubles approximately every two years. This advancement is important for other aspects of technological progress in computing – such as processing speed or the price of computers.

Our World
in Data

Transistor count




Data source: Wikipedia ([wikipedia.org/wiki/Transistor_count](https://en.wikipedia.org/wiki/Transistor_count))

OurWorldinData.org – Research and data to make progress against the world's largest problems.

Licensed under CC-BY by the authors Hannah Ritchie and Max Roser.


2.1. Tổng quan về AI trong Thiết kế vi mạch

Nhu cầu tối ưu hóa đối với thiết kế mạch tương tự



2.1. Tổng quan về AI trong Thiết kế vi mạch


Nhu cầu tối ưu hóa đối với thiết kế mạch tương tự



2.1. Tổng quan về AI trong Thiết kế vi mạch

Nhu cầu tối ưu hóa đối với thiết kế mạch tương tự

Quy trình định cỡ linh kiện



Phương pháp thiết kế truyền thống


- Quy trình định cỡ linh kiện yêu cầu những kỹ sư có nền tảng tri thức cao trong lĩnh vực vi mạch cùng với đó là kinh nghiệm sâu rộng tích lũy được, vận dụng cả hai vào việc mô hình hóa và tính toán định cỡ cho các linh kiện điện tử bên trong một vi mạch tương tự.
- Sau đó, sử dụng những công cụ mô phỏng để kiểm tra và đánh giá chức năng, các thông số kỹ thuật của mạch so với yêu cầu thiết kế đưa ra là đã thỏa mãn hay chưa.
- Quá trình trên lặp đi lặp lại cho đến khi bản mô phỏng thu được kết quả phù hợp với yêu cầu thiết kế.

Hạn chế:

- Số lượng vi mạch đòi hỏi trên thị trường ngày càng lớn, ngày càng đa dạng về chức năng.
- Đòi hỏi số lượng kỹ sư có tay nghề cao, có thể đáp ứng được công việc thiết kế tốt một vi mạch.
- Thời gian sử dụng cho việc tính toán và thiết kế ra một bộ thông số linh kiện ngày một tăng

Phương pháp thiết kế truyền thống

Thực tế, trong hầu hết trường hợp thiết kế thủ công, đạt được giá trị tối ưu cho cả các thông số thiết kế là **rất khó**, nếu không muốn nói là **không thể đạt được**!



Mô hình hóa bài toán định cỡ linh kiện

- Trong nhiệm vụ định cỡ thông số linh kiện của thiết kế vi mạch tương tự, mục tiêu chính là xác định các thông số hình học (chiều rộng và chiều dài) của mỗi transistor trong mạch, giá trị tụ điện, điện trở để đáp ứng các thông số kỹ thuật đã định trước.
- Các thông số này có thể bao gồm việc tối đa hóa hoặc tối thiểu hóa các tiêu chí hiệu suất nhất định, đồng thời đảm bảo rằng các tiêu chí khác vượt quá hoặc nằm dưới một số ngưỡng nhất định.

Phương trình bài toán định cỡ linh kiện:

$$\arg \min_x [F_1(x), F_2(x), \dots, F_m(x)] \quad (1.4a)$$

$$\text{Với ràng buộc:} \quad f_i(x) \leq 0, \quad i = 1, 2, \dots, n \quad (1.4b)$$

$$g_j(x) = 0, \quad j = 1, 2, \dots, k \quad (1.4c)$$

$$x \in S \quad (1.4d)$$

Trường phái	Ưu điểm	Nhược điểm
Biểu tượng (Symbolist)	Dễ hiểu, có thể xử lý cả dữ liệu số và danh mục, nhiều đầu ra	Không thực tế nếu có nhiều quyết định phải đưa ra Cây quá phức tạp có thể dẫn đến khó tổng quát hóa dữ liệu và xảy ra hiện tượng OF
Bayesian	Cần ít dữ liệu Dự đoán nhanh các đặc trưng của một lớp Ít nhạy cảm với các đặc trưng không liên quan	Không hữu ích trong các tình huống thực tế, do các đặc trưng thường phụ thuộc lẫn nhau
Kết nối (Connectionist)	Phù hợp với dữ liệu phức tạp và nhiễu Tổng quát hóa tốt các quy tắc giữa các đặc trưng của đầu vào và giá trị đầu ra	Có thể cần lặp lại thuật toán nhiều lần Dễ xảy ra OF
Tiến hóa (Evolutionary)	Phù hợp cho các vấn đề cần nhiều tham số	Tính toán tốn kém, có thể không tìm được cực đại toàn cục
Tương tự (Analogizer)	Giải quyết được cả bài toán tuyến tính và phi tuyến Tạo ra các giải pháp độc nhất	Không phù hợp với dữ liệu phức tạp và nhiễu Không thích hợp khi xử lý các vấn đề với chiều dữ liệu cao

Kỹ thuật giải quyết hàm đa mục tiêu

- i) **Kỹ thuật tổng trọng số (weighted-sum):** tạo ra một hàm mục tiêu mới bằng cách cộng các hàm mục tiêu gốc với các trọng số, gán trọng số lớn hơn cho những hàm mục tiêu quan trọng hơn.
- ii) **Sử dụng hàm tiện ích (utility function):** tạo ra một hàm mục tiêu mới bằng cách nhân hoặc chia các hàm mục tiêu gốc với các hệ số mũ thích hợp.
- iii) **Kỹ thuật ràng buộc (ϵ -constrained):** giữ lại chỉ một hàm mục tiêu và biến các hàm mục tiêu khác thành ràng buộc.

Tiêu chí đánh giá chung


Chất lượng giải pháp: Các giải pháp chất lượng cao, thể hiện qua các giá trị hàm mục tiêu tốt hơn, là then chốt để xác nhận rằng thuật toán giải quyết bài toán một cách chính xác và hiệu quả.

Tốc độ hội tụ: Tốc độ hội tụ của thuật toán quyết định mức độ nhanh chóng mà nó có thể tìm được giải pháp tối ưu hoặc gần tối ưu.


Tính bền vững: Tính bền vững đảm bảo rằng hiệu suất của thuật toán là đáng tin cậy và không quá nhạy cảm với các thay đổi nhỏ trong các thông số của bài toán..

Công bằng trong so sánh: Tuy nhiên, sự công bằng trong so sánh này phụ thuộc vào các tiêu chí được áp dụng. Hiện tại, vẫn chưa có một công trình khoa học nào định nghĩa một phương pháp so sánh tiêu chuẩn rõ ràng.

Mô hình bài toán tối ưu tổng quát



Mô hình bài toán định cỡ linh kiện trong thiết kế vi mạch tương tự



2.3. Mô hình hỗ trợ AI trong thiết kế vi mạch

Mô hình bài toán định cỡ linh kiện trong thiết kế vi mạch tương tự

$$f(X_i) = P = \sum_{i=0}^k \left(\frac{y_k(X) - S_k}{S_k} \right)^2$$


- k là số lượng các thông số hiệu suất trong yêu cầu thiết kế;
- $y_k(X)$ là kết quả mô phỏng hiệu suất thứ 'k' khi dùng bộ giá trị X;
- S_k là giá trị yêu cầu cần đạt của hiệu suất đó trong yêu cầu thiết kế.

Lưu ý khác:


- Một số bài toán có thể có xem xét thêm các giá trị nguồn cung cấp như nguồn áp, nguồn dòng, ... như là một biến linh kiện.
- Hàm ràng buộc hay thông số ràng buộc là những yêu cầu về thiết kế chắc chắn phải đạt được hoặc tốt hơn một giá trị yêu cầu nào đó trong khi hàm tối ưu là những yêu cầu không có giá trị yêu cầu chính xác cụ thể.

Giải pháp tự động hóa & tối ưu cho quy trình định cỡ linh kiện

Cần phải xây dựng được một môi trường tự động liên kết giữa các thành phần biến linh kiện, hàm mục tiêu và các phương pháp máy học/giải thuật!




Giải pháp tự động hóa & tối ưu cho quy trình định cỡ linh kiện



Chức năng & nhiệm vụ từng khối

Khối thiết kế



Chức năng & nhiệm vụ từng khối

Khối thiết kế

Ví dụ 2.1


Vẽ mạch schematic cho một mạch cổng đảo cơ bản bằng phần mềm Cadence Virtuoso, sau đó thực hiện trích xuất tệp tin netlist với các biến là các thông số Width, Length của transistor được sử dụng.

Chức năng & nhiệm vụ từng khối

Khối thiết kế

Ví dụ 2.1

Giải




Mạch schematic cổng đảo

Chức năng & nhiệm vụ từng khối

Khối thiết kế

Ví dụ 2.1

Giải





Testbench mạch cổng đảo

Chức năng & nhiệm vụ từng khối


Khối thiết kế

Ví dụ 2.1

Giải




Chức năng & nhiệm vụ từng khối Khởi lập trình



Chức năng & nhiệm vụ từng khối Khối lập trình

- ✓ Quy trình tổng quát chung cho các tác vụ thực thi giải thuật tối ưu.
- ✓ Là một tác vụ độc lập, chỉ phụ thuộc vào mô hình giải thuật, không phụ thuộc vào mạch thiết kế.
- ✓ Một vài mô hình giải thuật có thể thêm hoặc bớt các khối.




Chức năng & nhiệm vụ từng khối

Khối vận hành

Phần khởi tạo: Tại bước này, đầu tiên cần thiết lập cho tập tin Ocean script thực hiện việc truy cập vào đường dẫn chứa tập tin netlist của mạch thiết kế, sau đó sẽ tiếp tục truy cập vào thư mục chứa các thư viện mô phỏng của công cụ cadence.

Tiếp theo dùng các câu lệnh thực hiện việc đọc các giá trị ngõ vào đã được trích xuất ra bởi giải thuật thành một tập tin text từ phần mềm lập trình và lưu vào một biến tạm.




Chức năng & nhiệm vụ từng khối

Khối vận hành

Phần mô phỏng: Ở bước này, cần thiết lập những hàm mô phỏng ở các chế độ mong muốn như mô phỏng dc, ac, transient, ... cũng như các thiết lập sẵn cho các chế độ mô phỏng này.

Tiếp theo đó, các biến tham chiếu tạm sẽ được gán vào các biến linh kiện tương ứng trong thiết kế vi mạch (thông qua tệp tin trung gian netlist). Cuối cùng là các thiết đặt cho môi trường mô phỏng như thư viện dùng để mô phỏng, tiến trình mô phỏng, ...




Chức năng & nhiệm vụ từng khối

Khối vận hành

Phần kết quả: Tại bước này, cần thực hiện các dòng lệnh là các phép tính, các hàm đo đạc kết quả thu được sau khi chạy xong quá trình mô phỏng. Kết quả từ các hàm tính toán, đo đạc sẽ được lưu vào các biến đại diện tương ứng.

Cuối cùng, các biến đại diện cho các kết quả mô phỏng sẽ được trích xuất ra thành một tập tin text và sẽ được truy cập bởi giải thuật thông qua phần mềm lập trình để thu thập và xử lý các kết quả tính toán, đo đạc được.



2.4. Khung sườn hỗ trợ AI cho quy trình định cỡ

Chức năng & nhiệm vụ từng khối

Khối vận hành

Ví dụ 2.2

Tạo một tệp tin Ocean Script để thực hiện việc mô phỏng hoạt động của cổng đảo đã làm ở Ví dụ 2.1, sử dụng cửa sổ Terminal trong phần mềm Cadence Virtuoso để thực thi và xem kết quả.

Tên biến	Giá trị (đơn vị)
Vdd	1 (V)
Wp	1u (m)
Wn	200n (m)
Lp	120n (m)
Ln	60n (m)
f	20M (Hz)
Td	1n (s)
Trf	1n (s)
Pw	25n (s)

Giá trị thông số sử dụng cho ví dụ 2.2

Chức năng & nhiệm vụ từng khối

Khối vận hành

Ví dụ 2.2

```
simulator( 'spectre )
design(
"/home/disk/simulation/SIM_IC61/Test_inv/spectre/schematic/netlist/netlist")
resultsDir( "/home/disk/simulation/SIM_IC61/Test_inv/spectre/schematic" )
modelFile('("/home/hoangtrang/Thu_vien_PDK/PDK_CRN65LP_v1.7a_Official_IC6
1_20120914_all/PDK_CRN65LP_v1.7a_Official_IC61_20120914/tsmcN65/./model
s/spectre/toplevel.scs" "tt_lib"))
analysis('tran ?stop "250n" ?errpreset "conservative" )
desVar( "Ln" 60n )
desVar( "Wn" 200n )
desVar( "Lp" 120n )
desVar( "Wp" 1u )
desVar( "vdd" 1 )
desVar( "f" 20M )
desVar( "Td" 1n )
desVar( "Trf" 1n )
desVar( "Pw" 25n )
envOption(
    'analysisOrder list("tran"))
temp( 27 )
run()
selectResult( 'tran )
plot(getData("/Vin") getData("/Vout") )
```


Chức năng & nhiệm vụ từng khối

Khối vận hành

Ví dụ 2.2

Lệnh chạy mô phỏng: ocean -restore <tên tệp ocean script>.ocn

Kết quả mô phỏng:



Kết quả mô phỏng công đảo

Cảm hứng xây dựng các giải thuật tối ưu hóa


Thuyết Tiến Hóa



Hành vi động vật



Hoạt động của con người



Nguồn: Vinamilk

2.5. Tổng quát các giải thuật tối ưu hóa

Ma trận nghiệm dùng cho các giải thuật tối ưu hóa

	1	2	...	j	...	D
X_1	$x_{1,1}$	$x_{1,2}$	...	$x_{1,j}$	...	$x_{1,D}$
X_2	$x_{2,1}$	$x_{2,2}$	...	$x_{2,j}$	...	$x_{2,D}$
...	...	...	...	...	...	...
X_i	$x_{i,1}$	$x_{i,2}$	...	$x_{i,j}$	...	$x_{i,D}$
...	...	...	...	...	...	...
X_N	$x_{N,1}$	$x_{N,1}$	...	$x_{N,j}$	...	$x_{N,D}$

- X_i thường được gọi là “cá thể nghiệm”. Số lượng cá thể nghiệm cho một bài toán tối ưu được gọi là N
- Phần tử con $x_{i,j}$ sẽ gọi là các “biến giá trị”. Số lượng biến giá trị có trong một cá thể nghiệm được gọi là D
- Cá thể nghiệm trong cùng một bài toán tối ưu sẽ phải có chung số lượng biến giá trị

2.5. Tổng quát các giải thuật tối ưu hóa

Mô hình hàm mục tiêu trong giải thuật tối ưu hóa

- Tương ứng với mỗi cá thể nghiệm X_i là một kết quả của hàm mục tiêu $f(X_i)$ tính toán hay mô phỏng được.
- Kết quả của những hàm mục tiêu được sử dụng cho việc phân tích và đánh giá, từ đó tác động lên quá trình thay đổi các biến giá trị.
- Do tồn tại N cá thể nghiệm, do đó cũng tồn tại đồng thời N giá trị của hàm mục tiêu tại một thời điểm:

$$F(X_i) = [f(X_1), f(X_2), \dots, f(X_N)]$$

2.5. Tổng quát các giải thuật tối ưu hóa

Lựa chọn số lượng N cho một bài toán tối ưu hóa

1. Giải thuật *Differential Evolution*: Đề xuất chọn N trong khoảng **[5D, 10D]**.
2. Giải thuật *Drawer Algorithm*: Đề xuất chọn N trong khoảng **[5D, 10D]**, các bài toán thực tế thường chọn trong khoảng **[20, 50]**.
3. Giải thuật *Flower Pollination Algorithm*: Đề xuất chọn trong khoảng **[20, 100]** tùy theo độ phức tạp của bài toán.
4. Giải thuật *War Strategy Optimization*: Đề xuất chọn trong khoảng **[30, 100]**, trong các nghiên cứu thực tế thường chọn trong khoảng **[20, 50]**.
5. Giải thuật *League Championship Algorithm*: Mô hình giải thuật cần lựa chọn một số chia hết cho 4. Đề xuất chọn trong khoảng **[80, 120]**.

2.5. Tổng quát các giải thuật tối ưu hóa

Lựa chọn số lượng N cho một bài toán tối ưu hóa


6. Giải thuật *Biogeography-based Optimizer*: Đề xuất chọn N là **50**.
7. Giải thuật *Particle Swarm Optimization*: Đề xuất chọn N trong khoảng **[10, 50]**, các bài toán phức tạp hơn thường chọn trong khoảng **[50, 100]**.
8. Giải thuật *FireFly Algorithm*: Đề xuất chọn trong khoảng **[20, 50]** tùy theo độ phức tạp của bài toán.

Tổng kết về việc lựa chọn giá trị số lượng N và D


- Hầu hết các giải thuật sẽ sử dụng số lượng cá thể nghiệm N trong khoảng giá trị **[20, 100]**. Số lượng cá thể nghiệm thường được sử dụng khi so sánh đánh giá, thực hiện trong các nghiên cứu là **50**.
- Số lượng cá thể nghiệm ít hay nhiều có liên quan đến số lượng biến giá trị sử dụng trong bài toán tối ưu. Tuy nhiên không có một con số hay phương trình cụ thể nào cho những ảnh hưởng qua lại từ cá thể nghiệm và biến giá trị.

Tổng quan mạch Op-amp hai tầng


Bộ khuếch đại op-amp được tích hợp dưới dạng các khối con trong một số khối khác nhau với mức độ phức tạp cao hơn như Bandgap Reference (BGR), Low-dropout (LDO), bộ chuyển đổi Analog-to-digital (ADC)



Bandgap Reference (BGR)



Low-dropout (LDO)



Bộ chuyển đổi ADC


Cấu hình mạch Op-amp hai tầng được sử dụng cho thử nghiệm

Lí do lựa chọn cấu hình mạch Op-amp hai tầng cho các thử nghiệm ứng dụng trí tuệ nhân tạo:

1. Tính phổ biến, quan trọng của mạch op-amp,
2. Các nghiên cứu về ứng dụng AI, ML trong thiết kế vi mạch tương tự phần lớn đều lấy mạch op-amp để phân tích,
3. Với mạch op-amp, chúng ta có thể phân tích, chọn lựa được một hàm mục tiêu cho bài toán tối ưu đơn mục tiêu và dễ dàng chọn được hàm đa mục tiêu; từ đó có thể thử nghiệm, phân tích, cải tiến các giải thuật tối ưu trong thiết kế vi mạch tương tự với đơn mục tiêu và đa mục tiêu.

Cấu hình mạch Op-amp hai tầng được sử dụng cho thử nghiệm

Cấu hình op-amp bao gồm hai tầng: tầng khuếch đại vi sai xếp tầng với tầng S chung (CS)




Mạch Op-Amp hai tầng

Cấu hình mạch Op-amp hai tầng được sử dụng cho thử nghiệm

Phân tích mạch Op-amp hai tầng



$$p_1 = \frac{1}{R_{OTA}C_{OTA}}, p_2 = \frac{1}{R_{CS}C_{CS}}$$



Cấu hình mạch Op-amp hai tầng được sử dụng cho thử nghiệm

Phân tích mạch Op-amp hai tầng



$$\begin{aligned}
 p_1 &= \frac{1}{R_{OTA} \left[C_{OTA} + C_C \left(1 - \frac{V_{out}}{V_{outOTA}} \right) \right]} \\
 &= \frac{1}{R_{OTA} [C_{OTA} + C_C (1 - A_{V_{CS}})]} \\
 &= \frac{1}{R_{OTA} [C_{OTA} + C_C (1 - g_{m6} R_{CS})]}
 \end{aligned}$$



Cấu hình mạch Op-amp hai tầng được sử dụng cho thử nghiệm


Phân tích mạch Op-amp hai tầng

$$\begin{aligned}
 p_2 &= \frac{1}{R_{CS} \left[C_{CS} + C_C \left(1 - \frac{V_{outOTA}}{V_{out}} \right) \right]} \\
 &= \frac{1}{R_{CS} \left[C_{CS} + C_C \left(1 - \frac{1}{A_{V_{CS}}} \right) \right]} \\
 &= \frac{1}{R_{CS} \left[C_{CS} + C_C \left(1 - \frac{1}{g_{m6} R_{CS}} \right) \right]}
 \end{aligned}$$



Cấu hình mạch Op-amp hai tầng được sử dụng cho thử nghiệm

Hàm truyền



Mô hình tín hiệu nhỏ mạch Opamp 2 tầng

Cấu hình mạch Op-amp hai tầng được sử dụng cho thử nghiệm

Hàm truyền

Áp dụng KCL tại nút V_{out_OTA} :

$$\frac{V_{outOTA}}{R_{OTA}} + \frac{V_{outOTA}}{\frac{1}{sC_{OTA}}} + g_{m1}V_{in} + \frac{V_{outOTA} - V_{out}}{\frac{1}{sC_C}} = 0$$

$$V_{outOTA} = \frac{V_{outOTA}C_C R_{OTA} - g_{m1}R_{OTA}V_{in}}{1 + R_{OTA}s(C_{OTA} + C_C)}$$

Áp dụng KCL tại nút V_{out} :

$$\frac{V_{out}}{R_{CS}} + \frac{V_{out}}{\frac{1}{sC_{CS}}} + g_{m6}V_{outOTA} + \frac{V_{out} - V_{outOTA}}{\frac{1}{sC_C}} = 0$$

$$V_{outOTA}s(C_C - g_{m6}) = V_{out} \left[s(C_C + C_{CS}) + \frac{1}{R_{CS}} \right]$$

Cấu hình mạch Op-amp hai tầng được sử dụng cho thử nghiệm

Hàm truyền

Hàm truyền của mạch:

$$H(s) = \frac{V_{out}}{V_{in}} = \frac{g_{m1}R_{OTA}g_{m6}R_{CS} \left(1 - \frac{sC_C}{g_{m6}}\right)}{H_1s^2 + H_2 + 1}$$

Trong đó:

$$H_1 = [R_{OTA}R_{CS}(C_{OTA}C_{CS} + C_{OTA}C_C + C_{CS}C_C)]$$

$$H_2 = R_{CS}(C_C + C_{CS}) + R_{OTA}(C_C + C_{OTA}) + C_Cg_{m6}R_{OTA}R_{CS}$$

Cấu hình mạch Op-amp hai tầng được sử dụng cho thử nghiệm

Hàm truyền

Xem mạch opamp là một hệ thống 2 cực, hàm truyền của mạch được xác định:

$$H(s) = \frac{A_V \left(1 - \frac{s}{z}\right)}{\left(1 + \frac{s}{p_1}\right) \left(1 + \frac{s}{p_2}\right)} = \frac{A_V \left(1 - \frac{s}{z}\right)}{\frac{1}{p_1 p_2} s^2 + \left(\frac{1}{p_1} + \frac{1}{p_2}\right) s + 1}$$

Khi p_1 là điểm cực trội ($p_1 \ll p_2$), hàm truyền được rút gọn:

$$H(s) = \frac{A_V \left(1 - \frac{s}{z}\right)}{\frac{1}{p_1 p_2} s^2 + \frac{1}{p_1} + 1}$$

$$\text{Với: } p_1 \approx \frac{1}{g_{m6} R_{OTA} R_{CS} C_C} \quad p_2 \approx \frac{g_{m6}}{C_L}$$

Cấu hình mạch Op-amp hai tầng được sử dụng cho thử nghiệm

Các thông số hiệu năng của mạch

Độ lợi áp tín hiệu nhỏ:

$$A_V = A_{V_{OTA}} A_{V_{CS}} = g_{m1} R_{OTA} g_{m6} R_{CS} = g_{m1} (r_{o1} || r_{o2}) g_{m6} (r_{o5} || r_{o6})$$

Tỉ số triệt tiêu tín hiệu đồng pha (CMRR):

$$\begin{aligned} CMRR &= \frac{A_{V_{OTA}}}{A_{V_{OTA-CM}}} \\ &= g_{m1} (r_{o1} || r_{o2}) \frac{g_{m2} (1 + 2g_{m1} r_{o4})}{g_{m1}} \end{aligned}$$

Độ lợi băng thông (Unity-Gain Bandwidth):

$$UGB = A_V \times BW \approx A_V \times p_1 = \frac{g_{m1}}{C_C}$$

Cấu hình mạch Op-amp hai tầng được sử dụng cho thử nghiệm

Các thông số hiệu năng của mạch

Phase margin:

$$PM = \pm 180 - \tan^{-1} \left(\frac{UGB}{p_1} \right) - \tan^{-1} \left(\frac{UGB}{p_2} \right) - \tan^{-1} \left(\frac{UGB}{z} \right)$$

Công suất tiêu thụ:

$$Power = V_{DD} I_{total} = V_{DD} (I_4 + I_5)$$

Slew-rate:

$$SR = \frac{I_4}{C_C}$$

Power Supply Rejection Ratio (PSRR):

$$PSRR = \frac{\Delta V_{DD}}{\Delta V_{out}}$$

Hàm mục tiêu cho mạch Op-amp hai tầng

Tối ưu đơn mục tiêu:

Hàm FoM truyền thống:

$$FoM = \frac{UGB \times C_L}{I_{total}}$$

Trong đó UGB là tần số mà tại đó độ lợi áp của mạch bằng 0dB, C_L là điện dung tải tại nút ngõ ra và I_{total} là tổng dòng điện sử dụng của op-amp.

Hàm FoM nâng cấp:

$$FoM = \frac{UGB \times C_L}{I_{total}} \times \frac{\tan(PM)}{\tan(PM_{REF})}$$

Trong đó PMREF là Phase Margin mong muốn của op-amp và được chọn với giá trị tiêu chuẩn là 60 độ.

Hàm mục tiêu cho mạch Op-amp hai tầng

Tối ưu đa mục tiêu:

Hàm Bình phương cực tiểu (Performance):

$$P = \sum_{i=0}^k \left(\frac{y_k(X) - S_k}{S_k} \right)^2$$

Trong đó,

- k là số lượng các thông số kỹ thuật trong yêu cầu thiết kế,
- $y_k(X)$ là kết quả mô phỏng thông số kỹ thuật từ cá thể nghiệm X ,
- S_k là giá trị chính xác của thông số kỹ thuật được yêu cầu thiết kế.

2.7. Thiết lập điều kiện mô phỏng

Thiết lập môi trường mô phỏng

Thiết lập ngõ vào cho mạch thử nghiệm opamp 2 tầng

- Công nghệ thiết kế TSMC N65 (dựa trên tiến trình 65nm)
- Nguồn cung cấp bao gồm $V_{DD} = 1.2V$, $I_{REF} = 20\mu A$ và tụ điện tải $C_L = 1pF$.
- Các biến thiết kế:

Biến thiết kế	[LB, UB]	Biến thiết kế	[LB, UB]
W_{01}	$[0.85\mu m, 4\mu m]$	L_{01}	$[0.23\mu m, 0.4\mu m]$
W_{23}	$[0.7\mu m, 1\mu m]$	L_{23}	$[0.06\mu m, 0.4\mu m]$
W_{47}	$[2\mu m, 2.8\mu m]$	W_5	$[18\mu m, 23\mu m]$
L_{457}	$[0.1\mu m, 1\mu m]$	W_6	$[16\mu m, 22\mu m]$
L_6	$[0.25\mu m, 0.5\mu m]$	C_C	$[0.3pF, 1pF]$

2.7. Thiết lập điều kiện mô phỏng

Thiết lập môi trường mô phỏng

Thiết lập ngõ ra cho mạch thử nghiệm opamp 2 tầng

- Thông số kỹ thuật thiết kế:

Thông số hiệu suất	Yêu cầu thiết kế
DC gain (dB)	≥ 50
Gain bandwidth (GBW) (MHz)	≥ 50
Phase margin (degree)	≥ 60
PSRR (+) (dB)	≥ 130
PSRR (-) (dB)	≥ 50
CMRR (dB)	≥ 50
Power (μW)	≤ 250
Slew rate (V/ μs)	≥ 50

2.7. Thiết lập điều kiện mô phỏng

Thiết lập môi trường mô phỏng

Thiết lập ngõ ra cho mạch thử nghiệm opamp 2 tầng

- Thiết lập đánh giá hàm mục tiêu FoM:

$$FoM = \begin{cases} -1 & \text{if } cond1 = False \\ 0 & \text{if } cond1 = True, cond2 = False \\ \frac{UGB \times C_L}{I_{total}} \times \frac{\tan(PM)}{\tan(60^\circ)} & , otherwise \end{cases}$$

- Điều kiện bão hòa của tất cả các mosfet trong mạch được đặt là ‘cond1’
- Điều kiện về thông số hiệu suất kỹ thuật của mạch thiết kế là ‘cond2’

2.7. Thiết lập điều kiện mô phỏng

Thiết lập môi trường mô phỏng

Thiết lập ngõ ra cho mạch thử nghiệm opamp 2 tầng

- Thiết lập đánh giá hàm mục tiêu Performance:

$$Performance = \begin{cases} 11.0 & \text{if } cond1 = False \\ 10.0 & \text{if } cond1 = True \text{ and } cond2 = False \\ \sum_{i=0}^k \left(\frac{y_k(X) - S_k}{S_k} \right)^2 & , otherwise \end{cases}$$

- Điều kiện bảo hòa của tất cả các mosfet trong mạch được đặt là ‘cond1’
- Điều kiện về thông số hiệu suất kỹ thuật của mạch thiết kế là ‘cond2’

Thiết lập môi trường mô phỏng

Thiết lập các mạch đo cho opamp 2 tầng


Phần tử và thư viện sử dụng:

Phần tử	Thư viện sử dụng	Tên biến = giá trị
Nguồn áp	analogLib (vdc)	VDD = 1.2V
Nguồn dòng	analogLib (idc)	$I_{ref} = 20\mu A$
Tụ điện tải	analogLib (cap)	$C_L = 1pF$
MosFET: M_0, M_1	tsmcN65 (nch_lvt)	W_{01}/L_{01}
MosFET: M_4		W_{47}/L_{457}
MosFET: M_5		W_5/L_{457}
MosFET: M_7		W_{47}/L_{457}
MosFET: M_2, M_3	tsmcN65 (pch_lvt)	W_{23}/L_{23}
MosFET: M_6		W_6/L_6
Tụ bù miller	analogLib (cap)	C_C

Thiết lập môi trường mô phỏng


Ví dụ 2.3

Thực hiện vẽ các testbench cho mạch Opamp hình ví dụ 2.3 để đo đạc các thông số kỹ thuật trong yêu cầu thiết kế đưa ra. Trích xuất các tệp tin netlist và Ocean Script.



Hình ví dụ 2.3

Giải:




Mach đo dùng để khảo sát A_v , UGB, PM, Power và Operating point

Thiết lập môi trường mô phỏng

Ví dụ 2.3

Giải:




Mạch đo dùng để khảo sát PSRR

Thiết lập môi trường mô phỏng

Ví dụ 2.3

Giải:



Mạch đo dùng để khảo sát Slewrate

Thiết lập môi trường mô phỏng

Ví dụ 2.3

Giải:

Chế độ khảo sát	Lệnh đo
DC	t
AC	1 1G Automatic Start-Stop
Transient	0 20m conservative

Các chế độ khảo sát

Thông số	Lệnh đo
Phase Margin (PM)	PM = phaseMargin(VF("/Vout"))
Unity Gain Bandwidth (UBG)	UGB = cross(dB20((VF("/Vout") / VF("/Vinp")))) 0 1 "either" nil nil
DC Gain (A_v)	DC_Gain = value(dB20((VF("/Vout") / VF("/Vinp")))) 100
CMRR	CMRR = DC_gain - value(dB20((VF("/Vout_c") / VF("/Vinp")))) 100
Slew Rate (SR)	SlewRate = slewRate(VT("/Vout_s") ymin(VT("/Vout_s")) nil ymax(VT("/Vout_s")) nil 10 90 nil "time")
Power	Power = 1.2*(OP("/M4","id") + OP("/M5","id"))
PSRR	PSRR = value(dB20((VF("/VDD_PSRR") / VF("/Vo_psrr")))) 1
Operating point (DCOp)	OP("/M0","region")

Hàm tính toán thông số kỹ thuật

2.7. Thiết lập điều kiện mô phỏng

Thiết lập khởi tạo cho giải thuật tối ưu

Trong các giải thuật tối ưu sử dụng trong giải bài toán định cỡ linh kiện, các tham số ban đầu cần thiết lập cho giải thuật bao gồm:

- Số lượng cá thể nghiệm của bài toán
- Số lượng biến giá trị trong mỗi cá thể nghiệm của bài toán
- Tập xác định cho từng biến
- Điều kiện dừng
- Các thông số đặc trưng của giải thuật

2.7. Thiết lập điều kiện mô phỏng

Thiết lập khởi tạo cho giải thuật tối ưu

Số lượng cá thể nghiệm

Số lượng cá thể nghiệm sử dụng trong bài toán thử nghiệm trên mô hình mạch Op-amp hai tầng là **16**. Lí do lựa chọn **16 cá thể** đến từ việc:

1. Về mặt lý thuyết, số lượng cá thể nghiệm ***cần có*** để đảm bảo giải thuật có thể hoạt động cần phải nhiều hơn 1.
2. Sau nhiều lần thử nghiệm cho thấy, số lượng cá thể nghiệm sử dụng trong bài toán định cỡ linh kiện ***không cần phải là quá lớn***, có thể lựa chọn trong khoảng từ 10 đến 30 cá thể.
3. Đối với một số giải thuật, cần khởi tạo số lượng cá thể ban đầu là một ***số chính phương***, hoặc một số ***chia hết cho 4***. Do đó 16 cá thể nghiệm là con số phù hợp cho cả việc thiết kế, cũng như việc tính toán của giải thuật.

2.7. Thiết lập điều kiện mô phỏng

Thiết lập khởi tạo cho giải thuật tối ưu

Thiết lập biến giá trị

Sắp xếp các biến giá trị vào một cá thể nghiệm như sau:

$$X = \{W_{01}, L_{01}, W_{23}, L_{23}, W_{47}, W_5, L_{457}, W_6, L_6, C_C\}$$

Tập xác định tương ứng:

$$Lb = \{0.85u, 0.23u, 0.7u, 0.06u, 2u, 18u, 0.1u, 16u, 0.25u, 0.3p\}$$

$$Ub = \{4u, 0.4u, 1u, 0.4u, 2.8u, 23u, 1u, 22u, 0.5u, 1p\}$$

2.7. Thiết lập điều kiện mô phỏng

Thiết lập khởi tạo cho giải thuật tối ưu

Điều kiện dừng

- Có nhiều cách để thiết lập điều kiện dừng cho một bài toán tối ưu. Tuy nhiên với mục đích là cần đánh giá được mức độ hiệu quả của việc ứng dụng giải thuật vào quy trình định cỡ linh kiện, đồng thời đánh giá sự ảnh hưởng lên kết quả của các thông số đặc trưng bên trong giải thuật, cũng như các mô hình khác nhau cho cùng một giải thuật; do vậy, điều kiện dừng được đặt ra cho bài toán trong báo cáo này là ***số lượng vòng lặp xác định***.
- Vì mục đích đánh giá một cách tổng quát và khách quan nhất, mỗi một trường hợp nhất định cho bài toán (ví dụ như thay đổi các thông số đặc trưng, thay đổi mô hình biến khởi tạo ban đầu, thay đổi mô hình toán) sẽ được dừng sau **100 vòng lặp**.

2.7. Thiết lập điều kiện mô phỏng

Thiết lập khởi tạo cho giải thuật tối ưu

Các thông số đặc trưng của giải thuật

- Về mặt tổng quan, các giải thuật tối ưu hóa đều có những khác biệt nhất định trong cách xây dựng đối với mô hình lý thuyết sử dụng. Những sự khác biệt có thể là về ***cách khởi tạo*** cá thể nghiệm ban đầu, các ***phương trình toán*** học sử dụng và các ***thông số đặc trưng riêng*** của mỗi giải thuật.
- Đối với bài toán thiết kế vi mạch tương tự, yếu tố quan trọng nhất của một giải thuật tối ưu mà có thể tạo ra tác động tương đối lớn trong kết quả tính toán chính là các ***thông số*** và các ***phương trình toán*** học đặc trưng. Do đó, việc thử nghiệm, đánh giá và lựa chọn cách thiết đặt các thông số này, hoặc những điều chỉnh trong phương trình toán của lý thuyết giải thuật là một bước rất quan trọng nhằm đạt được hiệu quả tốt nhất khi ứng dụng phương pháp giải thuật vào lĩnh vực thiết kế vi mạch tương tự.
- Trong những chương nội dung về giải thuật tối ưu với nội dung mỗi chương là một chủ đề khác nhau dựa trên cảm hứng xây dựng giải thuật. Đối với mỗi giải thuật được giới thiệu sẽ đồng thời đưa ra những thiết lập hoặc thay đổi trong cách sử dụng phương trình toán và các thông số đặc trưng và các thiết lập phù hợp cho bài toán vi mạch.

2.7. Thiết lập điều kiện mô phỏng

Các yếu tố đánh giá cho giải thuật tối ưu

Trong các nghiên cứu về ứng dụng giải thuật tối ưu, các chỉ số thường được sử dụng để đánh giá chất lượng và hiệu quả thường được sử dụng dựa trên kết quả thu thập được, các chỉ số gồm:

- Chất lượng kết quả
- Tốc độ hội tụ
- Độ tin cậy/ổn định của kết quả
- Độ đa dạng các nghiệm
- Khả năng thích nghi

2.7. Thiết lập điều kiện mô phỏng

Các yếu tố đánh giá cho giải thuật tối ưu

Chất lượng kết quả

- Là **chỉ số cơ bản nhất** và được sử dụng trong hầu hết các bài đánh giá về ứng dụng giải thuật tối ưu trong thực tế. Chất lượng kết quả ở đây không chỉ quan tâm đến hàm mục tiêu của bài toán mà còn quan tâm đến các ràng buộc liên quan và mức độ tối ưu mà giải thuật dự đoán hay tính toán được.
- Chỉ số này thường được liệt kê dưới dạng bảng, bao gồm **giá trị trung bình** thu được của hàm mục tiêu, **giá trị tốt nhất** và **giá trị xấu nhất** trong quá trình thử nghiệm. Chất lượng kết quả được xem là yếu tố đánh giá hiệu năng của những giải thuật tối ưu một cách khách quan và rõ ràng nhất vì chỉ số này dựa hoàn toàn vào các kết quả nhận được sau quá trình giải thuật thực hiện tính toán.
- Trong thực tế, hầu như không tồn tại một mô hình giải thuật hoàn hảo có thể giải quyết mọi bài toán tối ưu hóa. Việc đánh giá dựa trên yếu tố chất lượng kết quả thường được sử dụng để so sánh trực tiếp các phương pháp giải thuật với nhau nhằm xác định giải thuật nào có chất lượng tốt hơn đối với dạng bài toán nhất định.

2.7. Thiết lập điều kiện mô phỏng


Các yếu tố đánh giá cho giải thuật tối ưu

Tốc độ hội tụ

- Hầu hết các giải thuật chỉ tính toán kết quả tối ưu đến một ***ngưỡng giá trị*** nhất định, các phép tính nếu tiếp tục được thực hiện sẽ không còn tìm ra được kết quả tốt hơn đáng kể và có thể được xem là không đổi (kết quả bão hòa).
- Các nghiên cứu thường sẽ chỉ quan tâm và đánh giá số lượng vòng lặp cần thiết để giải thuật đạt được kết quả bão hòa. Chỉ số này được gọi là tốc độ hội tụ của giải thuật dựa trên số vòng lặp.
- Tốc độ hội tụ cao không hoàn toàn là một lợi điểm, mà có thể là nhược điểm nếu như giải thuật đạt ngưỡng bão hòa trước khi tìm được kết quả tối ưu nhất cho hàm mục tiêu của bài toán.
- Do đó, chỉ số ***tốc độ hội tụ thường*** được đánh giá kèm với ***chất lượng giải pháp*** và các giải thuật cần phải đạt được kết quả thích hợp ở cả hai chỉ số này.

Các yếu tố đánh giá cho giải thuật tối ưu

Tốc độ hội tụ



Minh họa xu hướng bão hòa của kết quả trong quá trình tính toán

2.7. Thiết lập điều kiện mô phỏng

Các yếu tố đánh giá cho giải thuật tối ưu

Độ tin cậy/ Độ ổn định kết quả

- Các giải thuật tối ưu metaheuristic hiện nay đều có chung một tính chất là ***sự ngẫu nhiên*** trong các phương trình toán, từ đó làm cho kết quả sau cùng thu được của mỗi mẫu thử sẽ không giống nhau, dẫn đến việc kết quả thu được qua nhiều lần thử có thể không ổn định, độ lệch so với mức trung bình cao và dẫn đến kết quả thu được không đáng tin cậy, khó ứng dụng vào thực tế.
- Chỉ số đánh giá độ tin cậy và độ ổn định thường dựa trên kết quả sau cùng qua nhiều lần thử, tuy nhiên các nghiên cứu ứng dụng nâng cao hoàn toàn có thể xem xét đến kết quả của cả quá trình, trong từng vòng lặp. Do vậy, các thử nghiệm giải thuật tối ưu cần được thực hiện nhiều mẫu thử nghiệm với cùng các điều kiện thiết lập, thay vì chỉ một lần thử.
- Đối với một vài những nghiên cứu ứng dụng chuyên sâu còn sử dụng thêm các phương pháp đánh giá sai số, độ lệch chuẩn, đồ thị thống kê, đồ thị các điểm rời rạc để đánh giá độ ổn định cho phương pháp.

2.7. Thiết lập điều kiện mô phỏng

Các yếu tố đánh giá cho giải thuật tối ưu

Độ đa dạng nghiệm

- Chỉ số này đặc trưng cho khả năng tìm kiếm, khai phá của giải thuật và khả năng hạn chế hiện tượng kết quả kẹt tại một điểm cực trị nào đó trong miền xác định.
- Để đánh giá được chỉ số này, các nghiên cứu thường dựa trên toàn bộ tập dữ liệu thu được của từng cá thể nghiệm qua từng vòng lặp, sau đó thực hiện chắt lọc ra những bộ biến giá trị riêng biệt và không trùng lặp và tính tỉ lệ so với toàn mẫu thu được.
- Chỉ số mức độ đa dạng nghiệm thường được xem xét và đánh giá kỹ hơn cho khả năng thích nghi của các phương pháp AI cần sử dụng các dữ liệu để học.
- Các giải thuật tối ưu hiện nay, hầu hết đều ***không sở hữu cơ chế tự học*** và chỉ có một số ít giải thuật cần được đánh giá qua chỉ số này.

2.7. Thiết lập điều kiện mô phỏng

Các yếu tố đánh giá cho giải thuật tối ưu

Khả năng thích nghi

- Các mô hình giải thuật có thể chỉ hoạt động tốt đối với một vài dạng bài toán nhất định, khi thay đổi điều kiện cho bài toán, giải thuật có thể hoạt động với ***hiệu quả thấp hơn đáng kể***.
- Từ đó các giải thuật cần phải được đánh giá về chất lượng kết quả, tốc độ hội tụ và độ ổn định với nhiều các thiết lập tính toán và mô phỏng khác nhau để đánh giá mức độ phù hợp đối với bài toán đặt ra một cách tổng quan nhất.
- Khả năng thích nghi của một giải thuật cần có một quy trình đánh giá tương đối phức tạp và cần sự đầu tư nhiều hơn trong việc xây dựng các mô hình mô phỏng và tính toán. Vì vậy hầu hết các nghiên cứu trước đây về ứng dụng giải thuật tối ưu vẫn chưa có nhiều đánh giá chi tiết.

END

CHAPTER 2: Khung sườn Hỗ trợ Trí Tuệ Nhân Tạo trong Thiết kế Vi mạch